芯动科技 DDR 混合信号 IP,PSRAM PHY 或 RPC PHY,为 IC 设计 提供一站式物理接口解决方案。该 IP 兼容 JEDEC 标准,PSRAM PHY 支持所有市场上的 AP 内存 UHS/OPI PSRAM 组件,RPC PHY 支持市场上的 ETRON 组件。针对低功耗和高速应用进行优化,备稳健的时序特性和较小的硅片面积。PHY 组件包含用于 PSRAM/RPC 专用 高性能 IO、关键时序同步模块 (TSM)、以及低抖动 PLL、TX 和 RX 接口逻辑控制。
芯动科技的 AXI 接口 PSRAM/RPC 控制器(以下简称“控制器”)提供四个 AXI 通道,连接到 芯动科技 PSRAM/RPC PHY,符合 DFI 数字接口规范。
该控制器采用双层架构,接口灵活且易于转换为所需的多端口总线格式和时序序列。一层是CPU 总线核心,支持单一或多端口CPU总线仲裁;另一层是与 DFI PHY 通信的控制器核心。两层之间使用通用命令 FIFO 和 TX/RX 数据 FIFO,内部控制器不受 CPU 总线核心变化的影响。
控制器功能丰富,轻量化且易于调整的设计,能高效地应用于 CPU 总线端口。在保证高效率的同时,其门数得到有效控制。所有DFI 和控制器接口时序都在 1x SDR 时钟域内运行,速度为 PHY 速度的一半。接口功能丰富,支持高性能的输入和输出数据流,覆盖速度范围广泛,包括400Mbps 至 2133Mbps PSRAM 速度或 1866Mbps RPC 速度。