Innosilicon
ip page background image
UCIe Chiplet (INNOLINK™)
芯动科技 UCIe Chiplet IP 提供先进的 Chiplet 解决方案,使大量低延迟数据能够像在同一条总线上一样,在较小芯片之间无缝传输。Chiplet 是指组成大芯片的独立功能块,在异构集成时代实现性能和效率提升中具有关键作用。这一解决方案在数据中心、网络、5G、高性能计算(HPC) 和人工智能(AI) 应用中,是实现高效低成本的裸片到裸片 (Die-to-Die,D2D)、芯片到芯片 (Chip-to-Chip,C2C)、板到板 (Board-to-Board,B2B) 和封装到封装 (Package-to-Package,P2P) 连接的关键推动力。
UCIe Chiplet PHY 和控制器

芯动科技 UCIe Chiplet IP 旨在最大化裸片/芯片/板/封装之间的带宽,相较于现有的其他接口,它具有更低的功耗和更小的面积。 通过三种互连方案(A/B/C),InnolinkTM IP 可根据客户的不同需求进行定制,并提供易于使用的系统接口。其架构具有高度的可编程性和灵活性,能够在保障信号完整性和低延迟的同时,实现高达 1.5Tbps 以上的优化带宽。采用 INNOLINK™ IP 将极大地提升高性能计算 ASIC/FPGA 的性能,如 CPU、GPU、AI 加速器等。

UCIe-S(Innolink-B) 24Gbps 眼图
UCIe-S(Innolink-B) 24Gbps 眼图
UCIe-S(Innolink-B) 16Gbps 眼图
UCIe-S(Innolink-B) 16Gbps 眼图
  • 亮点
  • 功能
  • 标准交付物
  • 示例应用

一键启动,简化您的下一个产品设计流程!